본문

  1. Home
  4. 소장자료검색
5 Results:PP:(사단법인)한국정보처리학회 AA:김정범 0.187 sec.
RSS 
다국어입력
 상세검색
 신착검색
선택출력 선택엑셀내보내기
1
저 전력 MOS 전류모드 논리회로 설계
저 전력 MOS 전류모드 논리회로 설계
김정범 | (사단법인)한국정보처리학회 | 2010
프린트
2
저 진압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계 : Design of a Low-Power Parallel Multiplier Using Low-Swing Technique
저 진압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계 : Design of a Low-Power Parallel Multiplier Using Low-Swing Technique
김정범 | (사단법인)한국정보처리학회 | 2007
프린트
3
전류모드 CMOS 4치 논리회로를 이용한 64×64-비트 변형된 Booth 곱셈기 설계 : Design of a 64×64-Bit Modified Booth Multiplier Using Current-Mode CMOS Quarternary Logic Circuits
전류모드 CMOS 4치 논리회로를 이용한 64×64-비트 변형된 Booth 곱셈기 설계 : Design of a 64×64-Bit Modified Booth Multiplier Using Current-Mode CMOS Quarternary Logic Circuits
김정범 | (사단법인)한국정보처리학회 | 2007
프린트
4
슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조 : Structure of Low-Power MOS Current-Model Logic Circuit with Sleep-Transistor
슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조 : Structure of Low-Power MOS Current-Model Logic Circuit with Sleep-Transistor
김정범 | (사단법인)한국정보처리학회 | 2008
프린트
5
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 : Design of a 20 Gb/s CMOS Demultipolexer Using Redundant Multi-Valued Logic
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 : Design of a 20 Gb/s CMOS Demultipolexer Using Redundant Multi-Valued Logic
김정범 | (사단법인)한국정보처리학회 | 2008
프린트
처음1마지막