본문

  1. Home
  4. Search
13 Results:AA:김정범 0.219 sec.
RSS 
Multilingual
 高级搜索
 新货搜索
选定的打印 선택엑셀내보내기
1
푸디토리움의 음반가게
푸디토리움의 음반가게
김정범 | 비채(김영사) | 2017
打印
2
저 전력 MOS 전류모드 논리회로 설계
저 전력 MOS 전류모드 논리회로 설계
김정범 | (사단법인)한국정보처리학회 | 2010
打印
3
저 진압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계 : Design of a Low-Power Parallel Multiplier Using Low-Swing Technique
저 진압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계 : Design of a Low-Power Parallel Multiplier Using Low-Swing Technique
김정범 | (사단법인)한국정보처리학회 | 2007
打印
4
전류모드 CMOS 4치 논리회로를 이용한 64×64-비트 변형된 Booth 곱셈기 설계 : Design of a 64×64-Bit Modified Booth Multiplier Using Current-Mode CMOS Quarternary Logic Circuits
전류모드 CMOS 4치 논리회로를 이용한 64×64-비트 변형된 Booth 곱셈기 설계 : Design of a 64×64-Bit Modified Booth Multiplier Using Current-Mode CMOS Quarternary Logic Circuits
김정범 | (사단법인)한국정보처리학회 | 2007
打印
5
슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조 : Structure of Low-Power MOS Current-Model Logic Circuit with Sleep-Transistor
슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조 : Structure of Low-Power MOS Current-Model Logic Circuit with Sleep-Transistor
김정범 | (사단법인)한국정보처리학회 | 2008
打印
6
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 : Design of a 20 Gb/s CMOS Demultipolexer Using Redundant Multi-Valued Logic
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 : Design of a 20 Gb/s CMOS Demultipolexer Using Redundant Multi-Valued Logic
김정범 | (사단법인)한국정보처리학회 | 2008
打印
7
(스프레드 쉬트)Quattro Pro Version 3.0
(스프레드 쉬트)Quattro Pro Version 3.0
김정범 | 정보문화사 | 1993
打印
8
트라우마의 치유
트라우마의 치유
Allen, Jon G. | 학지사 | 2010
打印
9
세계여행 플랜북 : 한 권으로 완성하는 나만의 세계여행
세계여행 플랜북 : 한 권으로 완성하는 나만의 세계여행
김동국 | 미호 | 2018
打印
10
사랑의 생리 : 사랑과 성의 심리학
사랑의 생리 : 사랑과 성의 심리학
Wilson, Glenn | 소학사 | 1991
打印
처음12이후마지막