MARC

 008250224s2024        us  ||||||||||||||c||eng  d
■001000017164184
■00520250211152920
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798384463603
■035    ▼a(MiAaPQ)AAI31485538
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a621.3
■1001  ▼aLi,  Ang.▼0(orcid)0000-0002-7458-063X
■24510▼aReconfigurable  Hardware  Acceleration  with  Synthesizable  and  Tightly  Integrated  FPGAs.
■260    ▼a[S.l.]▼bPrinceton  University.  ▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a159  p.
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  86-04,  Section:  B.
■500    ▼aAdvisor:  Wentzlaff,  David.
■5021  ▼aThesis  (Ph.D.)--Princeton  University,  2024.
■520    ▼aThe  stagnant  growth  of  general-purpose  processors'  performance  has  led  to  the  rise  of  hardware  acceleration,  while  the  high  non-recurring  engineering  costs  of  application-specific  hardware  accelerators  have  increased  the  popularity  of  field-programmable  gate  arrays  (FPGAs).  The  growing  diversity  in  FPGA  applications  motivates  the  design  of  domain-optimized  FPGAs  and  their  integration  with  other  processing  units  like  processors.  These  two  research  topics  constitute  the  focus  of  this  dissertation.Conventionally,  FPGAs  are  built  with  customized  electronic  design  automation  (EDA)  tools  and  large  collections  of  custom-layout  circuits.  Therefore,  it  is  costly  and  time-consuming  to  evaluate  different  FPGA  architectures  with  transistor-level  fidelity,  let  alone  silicon  prototyping  or  agile  productionization  of  novel  FPGAs.  Addressing  this  issue,  this  thesis  investigates  synthesizable  FPGAs  that  can  be  designed  with  off-the-shelf  EDA  tools.  This  thesis  first  presents  the  Princeton  Reconfigurable  Gate  Array  (PRGA),  an  open-source  FPGA  research  and  prototyping  framework.  Per  userspecification,  PRGA  generates  the  synthesizable  Verilog  descriptions  of  a  custom  FPGA  and  all  the  necessary  scripts  to  configure  several  other  open-source  FPGA  tools  into  a  complete  Verilog-to-bitstream  toolchain  for  the  custom  FPGA.  Leveraging  PRGA,  this  thesis  then  proposes  an  algorithm  for  designing  intrinsically  cycle-free  FPGAs,  enabling  automated  optimization  and  accurate  characterization  using  off-the-shelf  EDA  tools.  Cycle-free  FPGAs  offer  comparable  routability  and  performance  to  conventional  synthesizable  FPGAs  while  consuming  less  area.In  complement  to  optimizing  FPGA  architectures,  this  thesis  proposes  a  cache-coherent,  manycore-FPGA  system  named  Duet.  Unlike  commercial  CPU-FPGA  system-on-chips  (SoC)  in  which  a  few  processors  play  a  supportive  role  for  a  single,  monolithic  embedded  FPGA  (eFPGA),  Duet  integrates  multiple,  possibly  heterogeneous  eFPGAs  with  a  manycore  processor,  enabling  two  paradigms  of  acceleration:  fine-grained  acceleration,  which  partitions  an  application  into  small  tasks  and  offloads  the  compute-intensive  ones  onto  eFPGA-emulated  accelerators,  leaving  the  less  accelerable  tasks  to  the  processors;  hardware  augmentation,  which  employs  eFPGA-emulated  hardware  widgets  to  improve  processor  efficiency  in  certain  execution  models.The  synthesizable  FPGA  design  methodology  and  the  Duet  system  are  evaluated  with  two  SoC  prototypes,  CIFER  and  DECADES,  both  fabricated  in  a  Global-Foundries  12nm  FinFET  technology.  This  thesis  details  the  design  and  characterization  of  the  eFPGAs  and  CPU-FPGA  interfaces  on  the  two  chips.
■590    ▼aSchool  code:  0181.
■650  4▼aElectrical  engineering.
■650  4▼aComputer  engineering.
■650  4▼aComputer  science.
■653    ▼aDesign  automation
■653    ▼aField-programmable  gate  arrays
■653    ▼aOpen-source  framework
■653    ▼aSystem-on-chips
■653    ▼aElectronic  design  automation
■690    ▼a0544
■690    ▼a0464
■690    ▼a0984
■71020▼aPrinceton  University▼bElectrical  and  Computer  Engineering.
■7730  ▼tDissertations  Abstracts  International▼g86-04B.
■790    ▼a0181
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17164184▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서